存储器的组成逻辑框图 存储器 存储器-概述，存储器-结构组成

存储器（Memory）是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器；在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等；在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器（内存）和辅助存储器（外存），也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。

存储器_存储器 -概述

存储器的主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“记忆”功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。记忆元件的两种稳定状态分别表示为“0”和“1”。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中。计算机中处理的各种字符，例如英文字母、运算符号等，也要转换成二进制代码才能存储和操作。
存储器：存放程序和数据的器件；
存储位：存放一个二进制数位的存储单元，是存储器最小的存储单位，或称记忆单元；
存储字：一个数（n位二进制位）作为一个整体存入或取出时，称存储字；
存储单元：存放一个存储字的若干个记忆单元组成一个存储单元；
存储体：大量存储单元的集合组成存储体；
存储单元地址：存储单元的编号；
字编址：对存储单元按字编址；
字节编址：对存储单元按字节编址；
寻址：由地址寻找数据，从对应地址的存储单元中访存数据；

存储器_存储器 -结构组成

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。 一个存储器包含许多存储单元，每个存储单元可存放一个字节。每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。假设一个存储器的地址码由20位二进制数（即5位十六进制数）组成，则可表示220，即1M个存储单元地址。每个存储单元存放一个字节，则该存储器的存储容量为1KB。

把存储器分为几个层次主要基于下述原因：

存储器_存储器 -分类

1．按存储介质分类

（1）半导体存储器用半导体器件组成的存储器称为半导体存储器；特点：集成度高、容量大、体积小、存取速度快、功耗低、价格便宜、维护简单．主要分两大类：双极型存储器:TTL型和ECL型.金属氧化物半导体存储器(简称MOS存储器):静态MOS存储器和动态MOS存储器。

(2）磁表面存储器用磁性材料做成的存储器称为磁表面存储器，简称磁存储器。它包括磁盘存储器、磁带存储器等。特点：体积大、生产自动化程度低、存取速度慢，但存储容量比半导体存储器大得多且不易丢失。

（3）激光存储器信息以刻痕的形式保存在盘面上，用激光束照射盘面，靠盘面的不同反射率来读出信息。光盘可分为只读型光盘（CD－ROM）、只写一次型光盘（WORM)和磁光盘（MOD）三种．

2．按存取方式分类

（1）随机存储器（RAM）：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器（RAM）。RAM主要用来存放各种输入／输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。

（2）串行访问存储器（SAS）：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器（SAM）和直接存取存储器（DAM）。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入（或读出）；直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。

（3）只读存储器（ROM）：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM（MROM），可擦除可编程ROM（EPROM），电可擦除可编程ROM（EEPROM）.ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。

3．按信息的可保存性分类

非永久记忆的存储器：断电后信息就消失的存储器，如半导体读／写存储器RAM。

永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM．

4.按在计算机系统中的作用分
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

名 称

简称

用 途

特 点

存储器_存储器 -工作原理

这里只介绍动态存储器(DRAM)的工作原理。

动态存储器每片只有一条输入数据线，而地址引脚只有8条。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。
当要从DRAM芯片中读出数据时，CPU首先将行地址加在A0-A7上，而后送出RAS锁存信号，该信号的下降沿将地址锁存在芯片内部。接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间数据输出并保持。
当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。
由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读操作，以保持电荷稳定，这个过程称为动态存储器刷新。PC/XT机中DRAM的刷新是利用DMA实现的。首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生一次DMA请求，该请求加在DMA控制器的0通道上。当DMA控制器0通道的请求得到响应时，DMA控制器送出到刷新地址信号，对动态存储器执行读操作，每读一次刷新一行。

存储器_存储器 -作用

存储器主要是存储程序和数据。就象存放货物的仓库一样，人们在仓库中存放货物时为了便于存放和拿取，通常将货物在放的位置进行编号，并且留有存放及拿取的通路。

存储器_存储器 -管理方式

服务器在存储器环境按这样的方法分配存储器：在某个环境分配的存储器可以被环境析构器释放而不会影响其他环境中分配的存储器．所有存储器分配（通过 palloc 等）都被当作在当前环境的区域中分配存储器．如果你试图释放（或再分配）不在当前环境的存储器，你将得到不可预料的结果。创建存储器环境和切换存储器环境是SPI 管理器中存储器管理器的任务。

SPI 过程处理两种存储器环境：上层执行器存储器环境和过程存储器环境（如果已联接）。在一个过程与 SPI 管理器联接之前，当前存储器环境是上层执行器环境，所以所有由过程自身通过 palloc/repalloc 或通过 SPI 应用函数在联接到 SPI 管理器之前分配的存储器都在这个环境里．在进行 SPI_connect 调用之后，当前环境是过程自身所有的．通过 palloc/repalloc 或通过 SPI 应用函数分配的存储器（除了 SPI_copytuple，SPI_modifytuple，SPI_palloc 和 SPI_repalloc 以外）都在这个环境中分配．当进程与 SPI 管理器断开（通过调用 SPI_finish）后，当前环境恢复为上层执行器环境并且所有在过程存储器环境分配的存储器都被释放，并且不可继续使用。如果你想返回一些东西给上层执行器，那么你必须为此在上层环境分配一片存储器。SPI 不能自动释放在上层执行器环境里分配的存储器。SPI 在查询完成后自动释放查询执行期间的存储器分配。

存储器_存储器 -常见实体

cf闪存卡
一种袖珍闪存卡，(compact flash card)。像pc卡那样插入数码相机，它可用适配器，(又称转接卡)，使之适应标准的pc卡阅读器或其他的pc卡设备。CF存储卡的部分结构采用强化玻璃及金属外壳，cf存储卡采用standard ata/ide接口界面，配备有专门的pcm-cia适配器(转接卡)，笔记本电脑的用户可直接在pcmcia插槽上使用，使数据很容易在数码相机与电脑之间传递。

SM闪存卡
即smart media，智能媒体卡，一种存储媒介。sm卡采用了ssfdg/flash内存卡，具有超小超薄超轻等特性，体积37(长)×45(宽)×0.76(厚)毫米，重量是1.8g，功耗低，容易升级，sm转换卡也有pcmcia界面，方便用户进行数据传送。

memory stick duo
memory stick duo即微型记忆棒，微型记忆棒的体积和重量都为普通记忆棒的三分之一左右，目前最大存储容量可以达到128mb。

sd闪存卡
即SecureDigital， 32×24×2.11 存储的速度快，非常小巧，外观和MMC一样，目前市面上较多数数码相机使用这种格式的存储卡，市场占有率第一。

xd闪存卡
即Fuji film(富士胶卷)和OLYMPUS(奥林巴斯)联合推出的xD-Picture卡，体形很小，传输速度很快，不过价格很昂贵。

mmc闪存卡
即MultiMedia Card ，外型和SD完全一样，很多时候也通用。

微硬盘
是一种比较高端的存贮产品，目前“IBM(日立)”和国产品牌“南方汇通”都推出了自己的微硬盘产品。微型硬盘外型和CF卡完全一样，使用同一型号接口。

优卡
优卡是Lexar公司生产的一种数码相机存储介质，外形和一般的cf卡相同，可以用在使用cf卡的数码相机、pda、mp3等数码设备上，同时可以直接通过usb接口与计算机系统联机，用作移动存储器。

数字胶卷
数字胶卷是lexar公司生产的的一种数码相机的存储介质，同日立的sm卡、松下的sd卡、索尼的memorystick属同类的数字存储媒体。

另外，PC卡转换器是一种接插件，可以把cf卡或sm卡插入其中，然后，整体作为一个pc卡插入计算机的pcmica插口，这是常用于便携机的一种通用扩展接口，可以接入pcmica内存卡、pcmica硬盘、pcmica调制解调器等。

存储器_存储器 -扩展

存储器是单片机系统中使用最多的外扩芯片，对MCS-51单片机而言，由于程序存储器与数据存储器空间在物理空间的上的各自独立性，使得两者的扩展方法略有不同。
单片机一直处于不断的取指令码－执行－取指令码－执行的工作过程中，在取指令码时和执行MOVC指令时PSEN会变为有效，和其它信号配合完成从程序存储器读取数据。在本
节中，介绍目前常用的EPROM、RAM、E2PROM以及Flash存储器的扩展方法。

一、外部程序存储器扩展概述

目前单片机有ROM型、EPROM型和无ROM型芯片。不管使用哪种芯片，当片内程序存储器容量满足不了要求时，均需进行系统扩展。扩展时要注意以下几点：

（1）程序存储器有单独的地址编号（0000H～FFFFH），可寻址64KB范围。虽然与数据存储器地址重叠，但不会被占用。程序存储器与数据存储器共用地址总线和数据总线。

（2）对片内有ROM（EPROM）的单片机，片内EPROM与片外EPROM采用相同的操作指令，片内与片外程序存储器的选择靠硬件结构实现，即由的高低电平来选择。

（3）程序存储器使用单独的控制信号和指令，其数据读取控制及指令不用数据存储器的 信号和MOVX指令，而是由 控制，读取数据用MOVC查表指令。

（4）随着大规模集成电路的发展，单片程序存储器的容量越来越大，构成系统时所使用的EPROM芯片数量越来越少，因此地址选择大多采用线选法，而不用地址译码法。
MCS-51系列单片机外部EPROM扩展原理如图6-6所示。

由图可见，P0口和P2口提供16位地址码。其中P0口作为分时复用的地址/数据总线。当从外部EPROM取指令时，从P0口输出低8位地址，由ALE地址锁存允许信号的下降沿将低8位地址码打入地址锁存器，它的输出与存储器的低8位地址A7～A0相连。存储器的8位数据线D7～D0与P0口相连，以便输入读取的指令代码。在一个只读存储器读周期中，P0口前半周期输出低8位地址码，后半周期输入读取的指令代码。

由P2口输出高8位地址码。由于P2口输出由锁存功能，而且在整个读指令周期内不作它用，故直接与存储器的高8位地址A15～A8相连。

主机的 为外部程序存储器选通信号，它与存储器的 （指令代码输出选通）信号相连。

EPROM芯片的片选端 如何连接，与单片机系统的地址分配和硬件结构有关。可以直接接地；可以与P2口某位以线选法直接将来；也可以通过译码器的输出进行相连，应视具体
设计情况而定。

目前常用于单片机的程序存储器为紫外线可擦除的只读存储器EPROM，这种存储器在断电状态下能保存所写入的数据，在需要写入新程序代码之前，需要使用紫外线对芯片上石
英玻璃窗口进行光照，将原有程序擦除，再写入新程序即可。需要说明的是，对于EPROM型的存储器，要写入程序数据时，应使用专门的写入器。这类芯片在单片机应用系统中
以2716、2732、2764、27128、27256使用较多。
二、8051/8751的程序存储器扩展
8051/8751是片内有ROM/EPROM的供应状态。一般来说，采用8051/8751的单片机应用系统中，很少再用到外部程序存储器扩展，这是因为同时使用片内、片外程序存储器时会失
去选用8051/8751的优点，不如转而采用单纯的外部程序存储器的8031应用系统。

8051/8751外部扩展4kEPROM程序存储器的应用系统如图6-7所示。在有外部程序存储器的8051/8751系统中，程序存储器的选择线 的输入电平会影响程序存储器的结构。当图中为高电平时，该系统具有8K字节程序存储器。8051/8751内部4k字节ROM/EPROM程序存储器地址为0000H～0FFFH；外部4k字节2732EPROM程序存储器地址为1000H～1FFFH。当程序计数器PC值在0000H～0FFFH时，指向片内程序存储器，当PC值大于0FFFH时，则指向片外程序存储器。当 为低电平时，8051/8751内部程序存储器无效，系统只有外部程序存储器4k字节，其地址为0000H～0FFFH。此时，8051/8751相当于8031。
三、8031的程序存储器扩展
图6-8为使用一片EPROM27256和锁存器74LS373构成的8031程序存储器扩展电路。图中8031的无关电路部分均未画出。
对于需要较大程序存储器容量的单片机应用系统则要进行片外存储器的进一步扩展。扩展时，可以采用多个小容量存储芯片组合扩展方式或者直接选用大容量存储芯片进行扩
展。

存储器技术大多数根据其运行速度来命名。例如，PC100 SDRAM器件是指数据速率为100MHz的存储技术，PC133则表示数据速率为133MHz，等等。尽管这种命名的习惯随着时间发展而变化，但通常还是能给潜在买家提供关于存储器运行速度的信息。事实上，今天的主流存储技术都是按照其峰值数据速率来命名的，这将继续成为评估存储系统性能的要素之一。不过，在实际系统中，没有存储器能完全工作在其峰值速率下。

存储器_存储器 -性能影响

从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。

通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。

有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。
总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。
显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。
DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。

考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。
在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。
第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。
第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。
然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。
实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。
另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。
总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。
很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。
首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。
假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。

一种称为内核预取的功能主要负责增加最小的脉冲时间长度。DRAM内核电路不能跟上I/O电路速度的速增。由于数据不能再连续地从内核中取出以确保控制器需求，内核通常为I/O提供比DRAM总线宽度更大的数据集。
内核传输足够的数据到接口电路，或者从接口电路传输足够的数据，以使接口电路保持足够长时间的繁忙状态，以便让内核准备下一个操作。例如，假设DRAM内核每个纳秒才能对操作响应一次。不过，接口可以支持每纳秒两位的数据速率。
DRAM内核每次操作取两个数据位，而不是一个数据位，因而不必浪费接口一半的容量。在接口传输数据之后，内核已经准备好响应下一个请求，而不需增加延时。增加的内核预取导致最小脉冲时间长度增加为2，这将直接影响列存取粒度。
对于每个增加到总线宽度的额外信号，存储器接口将传输两个额外的数据位。因此具有最小脉冲时间长度为2的512位宽的存储系统，其取粒度为 1,024位(128字节)。很多系统对最小存取粒度的问题并不敏感，因为它们存储大量的数据。不过，某些系统依赖存储器系统提供小的数据单元，并获益于更窄、更有效的存储器技术。

随着存储技术向峰值数据速率发展，有效的数据速率变的越来越重要。在选择存储器时，设计师必须深入了解已公布的存储器规范，并明白某个特定的技术特性将对应用设计产生怎样的影响。存储器系统设计师必须超越峰值数据速率规范，就像CPU设计师不再用千兆Hz作为唯一的性能衡量标准一样。尽管对于存储器接口而言，峰值数据速率依然是最终要的性能规范，但有效的数据速率已开始为系统设计师和架构师提供更大的空间。未来产品的性能将极大地取决于其存储器系统的有效利用程度

存储器_存储器 -选择技巧

存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。

选择存储器时应遵循的基本原则

1、内部存储器与外部存储器
一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。

2、引导存储器
在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。

3、配置存储器
对于现场可编程门阵列(FPGA）或片上系统(SoC)，人们使用存储器来存储配置信息。这种存储器必须是非易失性EPROM、EEPROM或闪存。大多数情况下，FPGA采用SPI接口，但一些较老的器件仍采用FPGA串行接口。串行EEPROM或闪存器件最为常用，EPROM用得较少。

4、程序存储器
所有带处理器的系统都采用程序存储器，但设计工程师必须决定这个存储器是位于处理器内部还是外部。在做出了这个决策之后，设计工程师才能进一步确定存储器的容量和类型。当然有的时候，微控制器既有内部程序存储器也有外部寻址总线，此时设计工程师可以选择使用它们当中的任何一个，或者两者都使用。这就是为什么为某个应用选择最佳存储器的问题，常常由于微控制器的选择变得复杂起来，以及为什么改变存储器的规模也将导致改变微控制器的选择的原因。如果微控制器既利用内部存储器也利用外部存储器，则内部存储器通常被用来存储不常改变的代码，而外部存储器用于存储更新比较频繁的代码和数据。设计工程师也需要考虑存储器是否将被在线重新编程或用新的可编程器件替代。对于需要重编程功能的应用，人们通常选用带有内部闪存的微控制器，但带有内部OTP或ROM和外部闪存或EEPROM的微控制器也满足这个要求。为降低成本，外部闪存可用来存储代码和数据，但在存储数据时必须小心避免意外修改代码。

在大多数嵌入式系统中，人们利用闪存存储程序以便在线升级固件。代码稳定的较老的应用系统仍可以使用ROM和OTP存储器，但由于闪存的通用性，越来越多的应用系统正转向闪存。表1给出了程序存储器类型的参数比较。

5、数据存储器
与程序存储器类似，数据存储器可以位于微控制器内部，或者是外部器件，但这两种情况存在一些差别。有时微控制器内部包含SRAM(易失性)和EEPROM(非易失)两种数据存储器，但有时不包含内部EEPROM，在这种情况下，当需要存储大量数据时，设计工程师可以选择外部的串行EEPROM或串行闪存器件。当然，也可以使用并行EEPROM或闪存，但通常它们只被用作程序存储器。当需要外部高速数据存储器时，通常选择并行SRAM并使用外部串行EEPROM器件来满足对非易失性存储器的要求。一些设计还将闪存器件用作程序存储器，但保留一个扇区作为数据存储区。这种方法可以降低成本、空间并提供非易失性数据存储器。针对非易失性存储器要求，串行EEPROM器件支持I2C、SPI或微线(Microwire)通讯总线，而串行闪存通常使用SPI总线。由于写入速度很快且带有I2C和SPI串行接口，FRAM在一些系统中得到应用。

6、易失性和非易失性存储器
存储器可分成易失性存储器或者非易失性存储器，前者在断电后将丢失数据，而后者在断电后仍可保持数据。设计工程师有时将易失性存储器与后备电池一起使用，使其表现犹如非易失性器件，但这可能比简单地使用非易失性存储器更加昂贵。然而，对要求存储器容量非常大的系统而言，带有后备电池的DRAM可能是满足设计要求且性价比很高的一种方法。在有连续能量供给的系统中，易失性或非易失性存储器都可以使用，但必须基于断电的可能性做出最终决策。如果存储器中的信息可以在电力恢复时从另一个信源中恢复出来，则可以使用易失性存储器。选择易失性存储器与电池一起使用的另一个原因是速度。尽管非易失存储器件可以在断电时保持数据，但写入数据(一个字节、页或扇区)的时间较长。

7、串行存储器和并行存储器
在定义了应用系统之后，微控制器的选择是决定选择串行或并行存储器的一个因素。对于较大的应用系统，微控制器通常没有足够大的内部存储器，这时必须使用外部存储器，因为外部寻址总线通常是并行的，外部的程序存储器和数据存储器也将是并行的。较小的应用系统通常使用带有内部存储器但没有外部地址总线的微控制器。如果需要额外的数据存储器，外部串行存储器件是最佳选择。大多数情况下，这个额外的外部数据存储器是非易失性的。根据不同的设计，引导存储器可以是串行也可以是并行的。如果微控制器没有内部存储器，并行的非易失性存储器件对大多数应用系统而言是正确的选择。但对一些高速应用，可以使用外部的非易失性串行存储器件来引导微控制器，并允许主代码存储在内部或外部高速SRAM中。

8、EEPROM与闪存
存储器技术的成熟使得RAM和ROM之间的界限变得很模糊，如今有一些类型的存储器(如EEPROM和闪存)组合了两者的特性。这些器件像RAM一样进行读写，并像ROM一样在断电时保持数据，它们都可电擦除且可编程，但各自有它们优缺点。从软件角度看，独立的EEPROM和闪存器件是类似的，两者主要差别是EEPROM器件可以逐字节地修改，而闪存器件只支持扇区擦除以及对被擦除单元的字、页或扇区进行编程。对闪存的重新编程还需要使用SRAM，因此它要求更长的时间内有更多的器件在工作，从而需要消耗更多的电池能量。设计工程师也必须确认在修改数据时有足够容量的SRAM可用。存储器密度是决定选择串行EEPROM或者闪存的另一个因素。市场上目前可用的独立串行EEPROM器件的容量在128KB或以下，独立闪存器件的容量在32KB或以上。如果把多个器件级联在一起，可以用串行EEPROM实现高于128KB的容量。很高的擦除/写入耐久性要求促使设计工程师选择EEPROM，因为典型的串行EEPROM可擦除/写入100万次。闪存一般可擦除/写入1万次，只有少数几种器件能达到10万次。大多数闪存器件的电压范围为2.7V到3.6V。如果不要求字节寻址能力或很高的擦除/写入耐久性，在这个电压范围内的应用系统采用闪存，可以使成本相对较低。

9、EEPROM与FRAM
EEPROM和FRAM的设计参数类似，但FRAM的可读写次数非常高且写入速度较快。然而通常情况下，用户仍会选择EEPROM而不是FRAM，其主要原因是成本(FRAM较为昂贵)、质量水平和供货情况。设计工程师常常使用成本较低的串行EEPROM，除非耐久性或速度是强制性的系统要求。DRAM和SRAM都是易失性存储器，尽管这两种类型的存储器都可以用作程序存储器和数据存储器，但SRAM主要用于数据存储器。DRAM与SRAM之间的主要差别是数据存储的寿命。只要不断电，SRAM就能保持其数据，但DRAM只有极短的数据寿命，通常为4毫秒左右。与SRAM相比，DRAM似乎是毫无用处的，但位于微控制器内部的DRAM控制器使DRAM的性能表现与SRAM一样。DRAM控制器在数据消失之前周期性地刷新所存储的数据，所以存储器的内容可以根据需要保持长时间。由于比特成本低，DRAM通常用作程序存储器，所以有庞大存储要求的应用可以从DRAM获益。它的最大缺点是速度慢，但计算机系统使用高速SRAM作为高速缓冲存储器来弥补DRAM的速度缺陷。

可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。

存储器_存储器 -测试

存储器测试的目的是确认在存储设备中的每一个存储位置都在工作。换一句话说，如果你把数 50存储在一个具体的地址，你希望可以找到存储在那里的那个数，直到另一个数
写入。任何存储器测试的基本方法是，往存储器写入一些数据，然后根据内存设备的地址，校验读回的数据。如果所有读回的数据和那些写入的数据是一样的，那么就可以说
存储设备通过了测试。只有通过认真选择的一组数据你才可以确信通过的结果是有意义的。
当然，像刚才描述的有储器的测试不可避免地具有破坏性。在内存测试过程中，你必须覆盖它原先的内容。因为重写非易失性存储器内容通常来说是不可行的，这一部分描述
的测试通常只适用于 RAM 的测试。

在学习具体的测试算法之前，你应该了解可能遇到的各种存储器问题。在软件工程师中一个普遍的误解是，大部分的存储器问题发生在芯片的内部。尽管这类问题一度是一个
主要的问题，但是它们在日益减少。存储设备的制造商们对于每一个批量的芯片都进行了各种产品后期测试。因此，即使某一个批量有问题，其中某个坏芯片进人到你的系统
的可能性是微乎其微的。
你可能遇到的一种类型的存储芯片问题是灾难性的失效。这通常是在加工好之后芯片受到物理或者是电子损伤造成的。灾难性失效是少见的，通常影响芯片中的大部分。因为
一大片区域受到影响，所以灾难性的失效当然可以被合适的测试算法检测到。
存储器出问题比较普遍的原因是电路板故障。典型的电路板故障有：
（1）在处理器与存储设备之间的连线问题
（2）无存储器芯片
（3）存储器芯片的不正确插人

最好有三个独立的测试：数据总线的测试、地址总线的测试以及设备的测试。前面两个测试针对电子连线的问题以及芯片的不正确插入；第三个测试更倾向于检测芯片的有无
以及灾难性失效。作为一个意外的结果，设备的测试也可以发现控制总线的问题，尽管它不能提供关于问题来源的有用信息。
执行这三个测试的顺序是重要的。正确的顺序是：首先进行数据总线测试，接着是地址总线测试，最后是设备测试。那是因为地址总线测试假设数据总线在正常工作，除非数
据总线和地址总线已知是正常的，否则设备测试便毫无意义。如果任何测试失败，你都应该和一个硬件工程师一起确定问题的来源。通过查看测试失败处的数据值或者地址，
应该能够迅速地找出电路板上的问题。
1，数据总线测试
我们首先要测试的就是数据总线。我们需要确定任何由处理器放置在数据总线上的值都被另一端的存储设备正确接收。最明显的测试方法就是写人所有可能的数据值并且验证
存储设备成功地存储了每一个。然而，那并不是最有效率的测试方法。一个更快的测试方法是一次测试总线上的一位。如果每一个数据上可被设置成为 0 和 1，而不受其他数
据位的影响，那么数据总线就通过了测试。
2，地址总线测试
在确认数据总线工作正常之后，你应该接着测试地址总线。记住地址总线的问题将导致存储器位置的重叠。有很多可能重叠的地址。然而，不必要测试每一个可能的组合。你
应该努力在测试过程中分离每一个地址位。你只需要确认每一个地址线的管脚都可以被设置成 0和 1，而不影响其他的管脚。
3，设备测试
一旦你知道地址和数据总线是正确的，那么就有必要测试存储设备本身的完整性。要确认的是设备中的每一位都能够保持住 0和 1。这个测试实现起来十分简单，但是它花费的时间比执行前面两项测试花费的总时间还要长。
对于一个完整的设备测试，你必须访问（读和写）每一个存储位置两次。你可以自由地选择任何数据作为第一步测试的数据，只要在进行第二步测试的时候把这个值求反即可
。因为存在没有存储器芯片的可能性，所以最好选择一组随着地址变化（但是不等于地址）的数。

存储器_存储器 -发展趋势

一、 产品技术发展趋势
存储器芯片按存取方式(读写方式)可分为随机存取存储器芯片(RAM)和只读存储器芯片(ROM)。ROM中的信息只能被读出，而不能被操作者修改或删除，故一般用于存放固定的程序，如监控程序、汇编程序等，以及存放各种表格。RAM主要用来存放各种现场的输入、输出数据，中间计算结果，以及与外部存储器交换信息和作堆栈用。它的存储单元根据具体需要可以读出，也可以写入或改写。由于RAM由电子器件组成，所以只能用于暂时存放程序和数据，一旦关闭电源或发生断电，其中的数据就会丢失。现在的RAM多为MOS型半导体电路，它分为静态和动态两种。静态RAM是靠双稳态触发器来记忆信息的；动态RAM是靠MOS电路中的栅极电容来记忆信息的。由于电容上的电荷会泄漏，需要定时给与补充，所以动态RAM需要设置刷新电路。但动态RAM比静态RAM集成度高、功耗低，从而成本也低，适于作大容量存储器。

按照不同的技术，存储器芯片可以细分为EPROM、EEPROM、SRAM、DRAM、FLASH、MASK ROM和FRAM等。存储器技术是一种不断进步的技术，随着各种专门应用不断提出新的要求，新的存储器技术也层出不穷，每一种新技术的出现都会使某种现存的技术走进历史，因为开发新技术的初衷就是为了消除或减弱某种特定存储器产品的不足之处。例如，闪存技术脱胎于EEPROM，它的一个主要用途就是为了取代用于PC机BIOS的EEPROM芯片，以便方便地对这种计算机中最基本的代码进行更新。尽管目前非挥发性存储器中最先进的就是闪存，但技术却并未就此停步。生产商们正在开发多种新技术，以便使闪存也拥有像DRAM和SDRAM那样的高速、低价、寿命长等特点。总之，存储器技术将会继续发展，以满足不同的应用需求。就PC市场来说，更高密度、更大带宽、更低功耗、更短延迟时间、更低成本的主流DRAM技术将是不二之选。而在其它非挥发性存储器领域，供应商们正在研究闪存之外的各种技术，以便满足不同应用的需求，未来必将有更多更新的存储器芯片技术不断涌现。

二、产品市场发展趋势

1、FLASH的应用越来越广泛
随着FLASH在通信领域、消费领域、计算机领域的普遍应用，未来FLASH必将成为发展最快、最有市场潜力的存储器芯片产品。在电信领域，我国电信运营商已经开通了彩信业务，以MOTOROLA 388和多普达为代表的“PDA+手机”已经得到越来越多的消费者的青睐。这些多功能移动电话需要更大的存储容量，以存储更大的程序和更多的数据。在移动电话中FLASH还有一个更大的应用――可拆卸式闪存卡。下一代以信息为中心的手机将对闪存卡有很大的需求，手机使用者可用闪存卡来储存欲在无线网络中传送的影像，或作档案备份或其它用途。目前有多家手机制造商宣布计划在未来的手机上采用闪存卡，包括Sony Ericsson的P800、NTT DoCoMo的i－shot mova D25li、Lexar Media的Secure Digital闪存卡等。

在消费领域，FLASH主要应用在PDA、数码相机、数码摄象机、MP3等数字电子产品，在这些产品中的应用，更多的是以FDD、Compact Flash、SmartMedia、clik、Microdrive与Memory Stick等闪存卡形式。随着经济的发展及科技的进步，消费者对数码相机、数码摄象机的认同感越来越强，已掀起了一股数字消费潮流，数字消费电子产品对FLASH的需求潜力很大。在计算机领域，FLASH最早的应用是在BIOS中取代PROM和EPROM以适应消费者对计算机的升级需求。另外，基于USB的移动闪存以其大容量、易携带、速度快等优势，受到越来越多的消费者的青睐，可以预期移动闪存市场将会出现爆炸式的增长，对FLASH的市场需求前景非常光明。

2、基于FLASH的移动存储器逐渐取代软盘
移动闪存不仅具有易于操作和方便携带的特点，同时，移动闪存还具有高速、轻便、技术先进、大存储量的特点，因此移动闪存不仅将成为个人存储应用的主要产品，而且还将在各类企业、学校及行业用户领域具有广泛的应用前景，必将成为未来存储市场的主流。自从朗科公司在国内最先推出闪存产品“朗科优盘”之后，这种新型的移动储存产品就将矛头直接指向了计算机最老的配置之一――软驱。朗科公司最早提出了“取代软盘软驱”的口号。而市场似乎也应合了这一趋势。

2002年刚过新年，Intel公司就已经对外宣布将在新款处理器中彻底停止对软驱的支持。而三星公司也宣布要在所有三星新款电脑中以USB移动存储盘彻底取代软驱。占据磁盘50%市场的索尼在1个月前也以极快的速度成立了一个闪盘事业部，专门负责自有品牌闪盘的推广工作。国内的IT厂商联想、方正也先后宣布旗下V系列笔记本电脑、商祺9000电脑选择朗科优盘为标准配置，从而彻底废除了软驱。其实移动存储盘取代软驱，从任何一个方面来看都是理所当然的。从技术上来看，闪存的读取速度和容量大大高于软驱，使用寿命也更长。有些移动存储盘还具有抗震性能。软盘不仅体积相对较大，而且读取速度慢、使用寿命短、容量小。从价格上看，32M的闪存盘是软驱的两倍左右，可是性能等方面却是后者的20－30倍。据了解，2002年闪存的市场容量将达到150万片。对于一种新产品而言，这样的市场容量是诱人的。因此，联想、清华同方等也受不住诱惑，相继推出自己的闪存产品：魔盘和惠存星钻。而国外的LG和美国百事灵也相继进入了我国移动闪存市场。

3、DDR SDRAM将逐步取代RDRAM成为市场主流
存储器芯片市场发展趋势有两大阵营：RDRAM(RAMBUS)和DDR与PC133。无论哪种产品，若想在市场获得成功，除了技术外最关键的是能否获得产业链中芯片组、OEM厂商和组装电脑厂商大力支持。RDRAM出货量最多的三星电子公司称，RDRAM的需求量在过去几个月中大幅增加，这种存储器芯片芯片预计将占这家韩国公司DRAM全年产量的10%以上。中国我国台湾省硅统公司2002年7月份推出了R658芯片组，该芯片组支持RDRAM，包括新的1066MHz芯片。但业内最重要的芯片组厂商英特尔于2002年8月证实，该公司将逐渐停止生产支持Rambus公司RDRAM存储器芯片的个人电脑和工作站，取而代之的是DDR和SDRAM存储器芯片。这标志着Rambus公司和英特尔一度非常密切的伙伴关系走到了尽头。英特尔曾试图将RDRAM存储器芯片作为下一代个人电脑的主流存储器芯片，但未获成功。英特尔公司声称所有的新芯片组将只支持DDR存储器芯片。支持RDRAM存储器芯片的英特尔台式850芯片组将一直延用至2005年，但其后将不会再推出采用RDRAM存储器芯片的新产品。其850系列将在几个月内进行升级，以支持新的1066MHz RDRAM存储器芯片芯片，但不会进一步升级850系列，使其支持1200MHz或1300MHz的RDRAM存储器芯片。

由于采用DDR存储器芯片的两款新的工作站芯片组，即采用Xeon双处理器的Placer芯片组和采用Xeon单处理器的Granite Bay芯片组将在2002年第四季度面市。它们出现之日就是860系列消失之时，因此没有必要升级860系列，使其支持1066MHz的RDRAM。新款Placer芯片组将支持PCI－X和AGP8X，并可升级至支持DDR266，将来可能会支持DDR333。现存的845系列芯片组将在第四季度升级至支持DDR333。DDR SDRAM由于得到了产业链的支持，将逐渐取代RDRAM成为市场主流。

存储器_存储器 -虚拟存储器

虚拟存储器的核心思路：根据程序运行的局部性原理，一个程序运行时，在一小段时间内，只会用到程序和数据的很小一部分，仅把这部分程序和数据装入主存储器即可。更多的部分可以在用到时随时从磁盘调入主存。在操作系统和相应硬件的支持下，数据在磁盘和主存之间按程序运行的需要自动成批量地完成交换。

虚拟存储器中经常使用两种基本管理技术：段式存储管理，页式存储管理。

核心问题都在于处理数据的存放与调度。

一、段式存储管理
1、段：通常一个大的程序是由在逻辑上、处理功能上有一定的独立性的程序段组成的，可用段名或段号来标明程序段，每个段的长度是随意的，由指令的条数确定。
2、段式存储管理：当运行有若干段组成的程序时，把主存按段进行分配与管理，以段作为信息单位，实现在主存-辅存之间的传送。这种管理方式称为段式存储管理。
3、逻辑地址的组成：段式存储管理的核心问题是：变逻辑地址中的逻辑段号为主存中的一个存储区的起始地址，这是通过在系统中（一般在主存中）设置一个段表来完成。段表由多个表项组成：段起始地址，段长，段的装入位。

二、页式存储管理

1、页：把虚拟逻辑地址空间和主存实际物理地址空间都划分容量相等（为2的幂）的大小区域，称为页。所有的地址都可以用页号拼接页内地址来表示。
2、页式存储管理：在一个计算机系统中页的长度是人为划分的，并通过分页方式进行存储器管理，实现以页为单位来完成在虚存和主存之间信息交换，称为页式存储管理。

爱华网本文地址 » http://www.413yy.cn/a/8104130103/188256.html