爱华网数模转换就是将离散的数字量转换为连接变化的模拟量。与数模转换相对应的就是模数转换，模数转换是数模转换的逆过程。接下来我们将从转换器的分类，技术指标，模数变换的方法以及模数转换器的参数等这几方面来介绍数模转换。一个分辨率为N（bit）的Flash-ADC含有2N个精密电阻，2N?1个高速比较器；分辨率每增加1bit，需要增加2N个精密电阻和2N个高速比较器，这会大大增加集成的复杂度和器件功耗。在分辨率要求较低的情况下，Flash-ADC和串状DAC两种结构都容易采用超大规模集成电路（VLSI）进行设计。
数模转换_数模转换 -DA转换器分类
DA 转换器的内部电路构成无太大差异，一般按输出是电流还是电压、能否作乘法运算等进行分类。大多数DA转换器由电阻阵列和n个电流开关(或电压开关)构成。按数字输入值切换开关，产生比例于输入的电流(或电压)。此外，也有为了改善精度而把恒流源放入器件内部的。一般说来，由于电流开关的切换误差小，大多采用电流开关型电路，电流开关型电路如果直接输出生成的电流，则为电流输出型DA转换器。此外，电压开关型电路为直接输出电压型DA转换器。
数模转换模型
1电压输出型
如TLC5620
电压输出型DA转换器虽有直接从电阻阵列输出电压的，但一般采用内置输出放大器以低阻抗输出。直接输出电压的器件仅用于高阻抗负载，由于无输出放大器部分的延迟，故常作为高速DA转换器使用。
2电流输出型
如THS5661A
电流输出型DA转换器很少直接利用电流输出，大多外接电流―电压转换电路得到电压输出，后者有两种方法：一是只在输出引脚上接负载电阻而进行电流―电压转 换，二是外接运算放大器。用负载电阻进行电流―电压转换的方法，虽可在电流输出引脚上出现电压，但必须在规定的输出电压范围内使用，而且由于输出阻抗高， 所以一般外接运算放大器使用。此外，大部分CMOS DA转换器当输出电压不为零时不能正确动作，所以必须外接运算放大器。当外接运算放大器进行电流电压转换时，则电路构成基本上与内置放大器的电压输出型相同，这时由于在DA转换器的电流建立时间上加入了运算放大器的延迟，使响应变慢。此外，这种电路中运算放大器因输出引脚的内部电容而容易起振，有时必须作相位补偿。
3乘算型
如AD7533
DA转换器中有使用恒定基准电压的，也有在基准电压输入上加交流信号的，后者由于能得到数字输入和基准电压输入相乘的结果而输出，因而称为乘算型DA转换器。乘算 型DA转换器一般不仅可以进行乘法运算，而且可以作为使输入信号数字化地衰减的衰减器及对输入信号进行调制的调制器使用。
4一位DA转换器
一位DA转换器与前述转换方式全然不同，它将数字值转换为脉冲宽度调制或频率调制的输出，然后用数字滤波器作平均化而得到一般的电压输出(又称位流方式)，用于音频等场合。
另外，按照输入数字信号的方式又分为串行DA转换器和并行DA转换器。
数模转换_数模转换 -主要技术指标
1）分辩率(Resolution) 指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n的比值。分辩率又称精度，通常以数字信号的位数来表示。
2） 转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比 较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率 (Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps，表 示每秒采样千/百万次（kilo / Million Samples per Second）。
3）量化误差 (Quantizing Error) 由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特 性曲线（直线）之间的最大偏差。通常是1 个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。
4）偏移误差(Offset Error) 输入信号为零时输出信号不为零的值，可外接电位器调至最小。
5）满刻度误差(Full Scale Error) 满度输出时对应的输入信号与理想输入信号值之差。
6）线性度(Linearity) 实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。
其他指标还有：绝对精度(Absolute Accuracy) ，相对精度(Relative Accuracy)，微分非线性，单调性和无错码，总谐波失真（Total Harmonic Distotortion缩写THD）和积分非线性。
数模转换_数模转换 -模数变换方法
软件无线电对模数变换的技术要求包括以下几个方面：
（1）采样方法应满足采样定理，适当加入抗混迭滤波器；
（2）宽带化，如在中频对模拟信号进行数字化，信号带宽通常在十几到几十兆赫兹；
（3）保持较高的信号动态范围；
（4）高采样率，应尽量在中频或射频工作，以尽可能保证整机的软件化处理；
（5）减少量化噪声。
模数变换主要是对模拟信号进行采样，然后量化编码为二进制数字信号；数模变换是模数变换的逆过程，主要是将当前数字信号重建为模拟信号。下面主要介绍采样和重建的方法。
1．低通采样
2．内插公式
3．带通采样
4．过采样
数模转换_数模转换 -转换器的参数
1．采样速率和分辨率
对于ADC而言，采样速率和分辨率是两个非常重要的指标参数。其中，采样速率表示模拟信号转换为数字信号的速率，与ADC器件的制造技术有关，取决于ADC中比较器所能提供的判断能力。分辨率表示模拟信号转换为数字信号后的比特数。
一般而言，采样速率和分辨率是互相制约的关系。采样速率每提高一倍，分辨率大约损失1bit。这主要是由于采样时刻的抖动，即孔径抖动或称为孔径不定性。
2．信噪比
ADC的信噪比（SNR）反映了量化过程中产生的无噪声信号部分的均方根值和量化噪声的均方根值的比值。
3．有效转换位数
对于实际的A/D变换系统，由于存在着电噪声、外界干扰和模拟电路的非线性畸变等因素的影响，仅以理想的分辨率来度量系统性能是不够的。
4．无失真动态范围
无失真动态范围（SFDR，Spurious-FreeDynamicRange）表示ADC在强信号干扰下检测微弱信号的能力，在有的书中也被称为无杂散动态范围或无寄生动态范围。SFDR可以按两种方式进行定义：
（1）定义为满量程（FS）信号的均方根值与输出信号中最大寄生信号的均方根值的比值，用dBFS表示；
（2）定义为输入信号幅度的均方根值与输出信号中最大寄生信号的均方根值的比值，表示为dBc。
在理想情况下，SFDR的最大值出现在满幅度输入的情况下。在实际情况中，SFDR的最大值比满幅度输入至少低几个dB，这是由于在输入信号幅度接近满幅度时ADC的非线性及失真现象将更加严重。因此，在实际中，应避免使ADC输入信号幅度接近满幅度。
5．孔径误差
在理想情况下，采样过程是瞬间完成的。然而，对于实际的A/D变换过程，从发出采样命令到实际开始采样需要一定的时间，即实际采样点与理想采样点之间存在着一定的时间延迟，称为孔径时间（ApertureTime）。对于一个动态模拟信号，在ADC接通的孔径时间里，输入的模拟信号值是不确定的，从而引起输出的不确定误差，这就是所谓的孔径误差。孔径误差会导致ADC采样精度和信噪比的下降，且与被采样信号的频率f成正比。
6．非线性误差
非线性误差是转换器的重要精度指标，表示了ADC实际转换值与理论转换值之间的差别。非线性误差主要包括两类：差分非线性（DNL，DifferentialNon-Linearity）误差和积分非线性（INL，IntegralNon-Linearity）误差。
差分非线性误差（DNL）是指ADC实际的量化电平与理论的量化电平之间的差异，这主要由于A/D本身的电路结构和制造工艺等原因，引起在量程中某些点的量化电压和标准的量化电压不一致而造成的。DNL引起的失真分量与输入信号的幅度和非线性出现的位置有关，通常用和理想电平相差的百分比来表示。
积分非线性误差（INL）是指ADC实际转换特性函数曲线与理想转换特性直线之间的最大偏差，主要是由于A/D模拟前端、采样保持器及ADC的传递函数的非线性所造成的。理想转换特性直线可以利用最小均方算法得到，而INL引起的各阶失真分量的幅度随输入信号的幅度变化。如果输入信号每增加1dB，则二阶交调失真分量增加2dB，三阶交调失真分量增加3dB。
7．互调失真
当两个正弦信号、同时输入ADC时，由于器件的非线性，其输出频谱除了含有这两个频率的分量之外，还将产生许多失真产物，由此所造成的失真称为互调失真（IMD，InterModulationDistortion），其中m+n的数值表示失真的阶数。在所有的互调失真中，二阶和三阶的互调产物最为重要。前者容易通过数字滤波器滤除，而后者由于与、离得很近而很难滤除。
一般采用二阶截获点和三阶截获点来度量互调失真。然而，对于ADC，由于其限幅的特性，二阶截获点和三阶截获点并不适用，因此在ADC中也并没有指定。在这种情况下，双音SFDR是最适合度量ADC失真程度的指标。
8．谐波失真
由于ADC非线性的影响，其输出的频谱中出现许多输入信号的高次谐波，这些高次谐波分量称为谐波失真分量，由此所造成的失真称为谐波失真（THD，TotalHarmonicDistortion）。谐波失真和互调失真是两个不同的概念，前者是对原信号波形的扭曲，即使是单一频率信号通过ADC也会产生这种现象，而后者却是不同频率之间的互相干扰和影响。
度量ADC的谐波失真的方法很多，通常可利用离散傅里叶变换（DFT）测出各次谐波分量的大小。
全功率输入带宽（FullPowerAnalogInputBandwidth）是指当ADC输出信号幅度低于最大输出电平3dB时的输入信号频率范围。一般采样速率越高，全功率输入带宽就越宽。对于ADC而言，被采样信号的带宽必须在全功率输入带宽之内，否则在模拟输入带宽之外的频率成分因衰减过多而无法正确地反映原始信号。
数模转换_数模转换 -通用模数/数模转换结构
软件无线电中通常采用的ADC和DAC的结构包括以下4种类型：
（1）并行结构，包括Flash-ADC和串状DAC；
（2）分段结构，包括折叠内插ADC和“分段”梯形DAC；
（3）迭代结构，包括分区ADC、流水线型ADC、逐次逼近型ADC；
（4）Σ-△结构，包括Σ-△ADC和DAC。
下面以ADC为例对以上几种结构进行介绍。
1．并行结构
并行结构的数据转换器的基本思想是：同时比较待转换的信号电平与所有级别的量化电平之间的关系，在模拟信号和数字信号之间相互转换。并行结构所对应的A/D和D/A转换器件分别为Flash-ADC和串状DAC。
Flash-ADC内含一列并联比较器，一列由电阻分压器产生的电平作为相应的比较器的基准电压。被转换的模拟电压信号同时加到全部比较器上，各比较器的输出经编码后作为ADC的输出，如图2.12所示。
一个分辨率为N（bit）的Flash-ADC含有2N个精密电阻，2N?1个高速比较器；分辨率每增加1bit，需要增加2N个精密电阻和2N个高速比较器，这会大大增加集成的复杂度和器件功耗。因此一般Flash-ADC的分辨率无法达到很高。
串状DAC是实现Flash-ADC的逆操作，因使用电阻串来构造参考电压而得名，在有的书中也被称为开尔文分配器。串状DAC依靠待转换数据来控制一组开关，以产生合适的电流通过精密电阻，从而产生合适的模拟信号电压。
并行结构只需要一级模拟电路，因此具有设计简单，转换时间短，速度快的优点，在所有可能的结构中提供最快的数据转换。在分辨率要求较低的情况下，Flash-ADC和串状DAC两种结构都容易采用超大规模集成电路（VLSI）进行设计。然而，由于比较器（或开关）和精密电阻的数量随着转换器的分辨率呈指数增长，Flash-ADC和串状DAC的芯片面积和功耗也随之呈指数增长。
2．分段结构
分段结构的数据转换器的思想是把输入信号分成MSB和LSB两个分量，之后两个分量通过各自所对应的数据转换器进行处理，最后将处理的结果组合起来形成输出信号。其中MSB分量反映了输入信号相对较大的幅度增量，而LSB反映了在MSB上所叠加的较小的幅度变化。对于数字信号而言，MSB代表了高位比特，而LSB代表了低位比特。
而软件无线电所生成的数字信号也需要变换成模拟信号才能进行射频放大输出。这一切都是通过A/D转换器（ADC）和D/A转换器（DAC）来实现的。
与传统无线电不同，软件无线电要求尽可能地以数字形式处理无线信号，因此必须将A/D和D/A转换器尽可能地向天线端推移，这就对A/D和D/A转换器的性能提出了更高的要求。主要体现在两个方面。
（1）采样速率。依据采样定理，A/D转换器的抽样频率应大于（为被采样信号的带宽）。在实际中，由于A/D转换器件的非线性、量化噪声、失真及接收机噪声等因素的影响，一般选取。
（2）分辨率。采样值的位数的选取需要满足一定的动态范围及数字部分处理精度的要求，一般分辨率80dB的动态范围要求下不能低于12位。
本节首先介绍模数/数模变换的原理及关键技术，接着给出模数/数模转换器的一些关键参数，最后讨论几种通用的模数/数模转换器的结构。
