爱华网CAD在一般公司的主要任务就是建立并维护芯片设计流程．我想大家目前的工艺基本上是在130nm, 90nm,65nm的工艺节点上．当然各种工艺节点所要考虑的问题是不一样的，在以后的文章中我会将到，现在我大致来看看一般的芯片设计流程．
首先当然是RTL代码的开发．目前也有一些使用System C，SystemVerilog来做开发的，但是总体上来说，占的比重并不是太大．其中的原因大概也是多方面的，一方面我想是惯性．因为大家从学校里出来首先接触的是Verilog,VHDL，走上工作岗位自然而然的也就比较习惯用了．一方面是因为在以前有很多（包括现在）用Verilog写的IP． 还有一些原因是因为受现在的EDATOOL的限制．很多EDA Vendor都号称自己能Support System C的synthesis， 而且已经完全ready. 我也不能说他们一定不ready. 但是我们自己想想就知道，一旦SystemC被他们的TOOL综合成RTL以后，其可读性是非常差的．打一个比喻，就好象是你把Windows的EXE文件用反编译软件转换成C代码，我想要不是很有功底的同志是很难看懂的．一旦Simulation是出了问题我们该怎么办？
在RTLcode的开发上我想CAD并不能帮什么忙．但是别急，CAD在这里是有很多事情可以做的．第一件事情就是要建立一种codingstyle的规范，使得你们公司的设计人员写出来的verilog代码遵循这个规范．一个好的codingstyle使你在设计后续流程上收益良多．特别是在Debug是很明显，好的codingstyle不光易于维护，而且其在debug时候的作用不亚于注释！另外一件很重要的事情是对设计工程师的verilog代码进行全面的检查，包括语法，质量甚至于格式的检查。这种检查是很重要的，它可以发现很多容易被忽略的代码缺陷。在市面上这样的TOOL有不少，比如NLint，Leda，Spyglass等等，功能有一些不同。强大一些的有包含CDC的检查，弱一点的就只有一些基本的语义语法的检[]查。
